編輯：欣達電子 發(fā)表日期 : 2019-05-22 閱讀量：331
1)小功率的RF的PCB設計中，主要使用標準 的FR4材料(絕緣特性好、材質均勻、介電常數ε=4，10%)。主要使用4層~6層板，在成本非常敏感的情況下可以使用厚度在1mm以下的雙面板，要保 證反面是一個完整的地層，同時由于雙面板的厚度在1mm以上，使得地層和信號層之間的FR4介質較厚，為了使得RF信號線阻抗達到50歐，往往信號走線的 寬度在2mm左右，使得板子的空間分布很難控制。對于四層板，一般情況下頂層只走RF信號線，第二層是完整的地，第三層是電源，底層一般走控制RF器件狀 態(tài)的數字信號線(比如設定ADF4360系列PLL的clk、data、LE信號線。)第三層的電源最好不要做成一個連續(xù)的平面，而是讓各個RF器件的電 源走線呈星型分布，最后接于一點。第三層RF器件的電源走線不要和底層的數字線有交叉。
2)對于一個混合信號的PCB，RF部分和模擬 部分應當遠離數字數字部分(這個距離通常在2cm以上，至少保證1cm)，數字部分的接地應當與RF部分分隔開。嚴禁使用開關電源直接給RF部分供電。主 要在于開關電源的紋波會將RF部分的信號調制。這種調制往往會嚴重破壞射頻信號，導致致命的結果。通常情況下，對于開關電源的輸出，可以經過大的扼流圈， 以及π濾波器，再經過線性穩(wěn)壓的低噪音LDO(Micrel的MIC5207、MIC5265系列，對于高電壓，大功率的RF電路，可以考慮使用 LM1085、LM1083等)得到供給RF電路的電源。
3)RF的PCB中，各個元件應當緊密的排布， 確保各個元件之間的連線最短。對于ADF4360-7的電路，在pin-9、pin-10引腳上的VCO電感與ADF4360芯片間的距離要盡可能的短， 保證電感與芯片間的連線帶來的分布串聯電感最小。對于板子上的各個RF器件的地(GND)引腳，包括電阻、電容、電感與地(GND)相接的引腳，應當在離 引腳盡可能近的地方打過孔與地層(第二層)連通。
4)在選擇在高頻環(huán)境下工作元器件時，盡可能使 用表貼器件。這是因為表貼元件一般體積小，元件的引腳很短。這樣可以盡可能減少元件引腳和元件內部走線帶來的附加參數的影響。尤其是分立的電阻、電容、電 感元件，使用較小的封裝(0603\0402)對提高電路的穩(wěn)定性、一致性是非常有幫助的;
5)在高頻環(huán)境下工作的有源器件，往往有一個以 上的電源引腳，這個時候一定要注意在每個電源的引腳附近(1mm左右)設置單獨的去偶電容，容值在100nF左右。在電路板空間允許的情況下，建議每個引 腳使用兩個去偶電容，容值分別為1nF和100nF。一般使用材質為X5R或者X7R的陶瓷電容。對于同一個RF有源器件，不同的電源引腳可能為這個器件 (芯片)中不同的官能部分供電，而芯片中的各個官能部分可能工作在不同的頻率上。比如ADF4360有三個電源引腳，分別為片內的VCO、PFD以及數字 部分供電。這三個部分實現了完全不同的功能，工作頻率也不一樣。一旦數字部分低頻率的噪音通過電源走線傳到了VCO部分，那么VCO輸出頻率則可能被這個 噪音調制，出現難以消除的雜散。為了防止這樣的情況出現，在有源RF器件的每個官能部分的供電引腳除了使用單獨的去偶電容外，還必須經過一個電感磁珠 (10uH左右)再連到一起。這種設計對于那些包含了LO緩沖放大和RF緩沖放大的有源混頻器LO-RF、LO-IF的隔離性能的提升是非常有利的。
6)對 于PCB上RF信號的饋入、饋出，一定要使用專門的RF同軸連接器。其中最為常用的是SMA型的連接器。對于SMA的連接器而言，又分為直插式的和微帶式 的。對于頻率在3GHz以下的信號，而且信號的功率不大，并且我們不計較微弱的插損，則完全可以使用直插式的SMA連接器。如果信號的頻率進一步提高，則 我們需要慎重選擇RF連接線材以及RF的連接器。此時直插式的SMA連接器由于其結構(主要是拐彎)可能會導致比較大的信號插損。此時可以使用質量較好 (關鍵在于連接器所使用了PTFE絕緣子材料)的微帶SMA連接器來解決問題。同樣如果你的頻率不高，但是苛求插損、功率等方面的指標，同樣可以考慮微帶 SMA連接器。另外小型的RF連接器還有SMB、SMC等型號，對于SMB連接器而言，一般這一類連接器只支持2GHz以下的信號傳輸，而且SMB連接器 采用的卡扣結構在高振動場合會出現“閃斷”的情況。所以在選擇SMB連接器時要慎重考慮。多數的RF連接器都有500次插拔限制，插拔過于頻繁可能永久損 壞連接器，所以在調試RF電路的時候就不要把RF連接器當螺絲擰著玩了。由于SMB的PCB座的部分是針式結構(公)，所以頻繁插拔對焊在PCB一端的連 接器損耗相對較小，降低了維修的難度，所以在這樣的情況下SMB連接器也是一種不錯的選擇。另外對于那些對空間要求極高的場合，還有GDR一類的微型連接 器供選擇。對于那些阻抗即便不是50歐、低頻率、小信號、精密直流等模擬信號或者數字部分的高頻時鐘、低抖動時鐘、高速串行信號等數字信號都可以使用 SMA作為饋出饋入的連接器。
7)在設計RF PCB的時候，對于RF信號的走線的寬度是有嚴格的規(guī)定的。設計的時候要根據PCB的厚度和介電常數需要嚴格計算、仿真走線在對應的頻點上的阻抗，以確保 其為50歐(CATV的標準為75歐)。然而，并不是時時刻刻我們都需要嚴格的阻抗匹配，在某些情況下，較小的阻抗失配可能無關大礙(比如40歐~60 歐);而且，即便你對板子的仿真是基于理想情況下做的，實際交給PCB廠生產的時候，廠商所使用的工藝會導致板子的實際阻抗和仿真結果相差千里。所以對于小信號RF PCB的阻抗匹配這樣的問題，我的建議是：Step-1: 和PCB廠適當溝通，獲得對應厚度、對用層數的板子50歐走線的寬度范圍;Step-2: 在這個寬度范圍內選擇一個合適的寬度統一應用在所有50歐的RF信號線上;Step-3: 在PCB 交付生產的時候，在上注明所有這個寬度的線做50歐阻抗匹配。
此時就不需要啰里八嗦的指出一大堆需要做阻抗匹配的線了(而對于PCB生產廠而 言，他們會在你所設計的PCB外延以拼版的形勢制作一個阻抗條，在出廠的時候測試一個阻抗條上的一個對應寬度的樣本走線的阻抗來大致確定板子上同樣寬度走 線的阻抗。最后這個阻抗條被PCB廠切下并回收，而不會被你看到)。而不同的頻率，同一寬度的線所表現出的阻抗會略有不同，但是這個差別一般在10%以 內。
當然你也可以編寫一個很復雜的阻抗設定腳本，讓紙板廠根據他們的工藝微調不同頻率上工作的走線的寬度使得其阻抗被嚴格的設定為50歐，然后要求PCB 廠對每一根線做篩選。這樣做導致成本呈對數上升，而且會產生大量的廢品率;而且在這樣的PCB實裝完畢后由于焊錫分布以及RF元件自身的因素仍然會導致阻 抗的偏差。這樣的情況是極為少見的，因為即便是精密的RF測試測量儀器，RF小信號的走線阻抗的微弱失配(5%以內)帶來的誤差可以很輕易的被軟件校正; 而對于相對粗糙的通信機而言，就更不必在意那5%的差別了。
但我要強調的是，對于LNA(低噪放)和PA(功放)部分 的RF電路而言，RF走線的阻抗問題則非常敏感，但所幸的是無論是LNA電路還是PA電路，走線上的頻率一定是一樣的，而且走線數量少(無非也就輸入和輸 出兩個節(jié)點)。此時我建議在敏感場合，LNA和PA單獨做板，使用介質介電常數分布均勻的高品質RF專用的PCB板材(Rogers/Arlon/Taconics)，在RF信號線部分不使用阻焊油(也稱綠油)，避免阻焊帶來阻抗的漂移;并 且要求PCB制板廠提供阻抗測試報告。
因為LNA電路的輸入部分本身的信號功率已經非常小(-150dBm以下)，阻抗失配帶來的插損進一步降低了寶貴的 信號強度;對于PA電路而言，由于其工作在很高的功率，阻抗失配帶來的插損可以消耗很大的能量(比較一下，插損同為1dB：10dBm信號衰減為9dBm 和50dBm衰減為49dBm所消耗的能量的差別，呵呵，后者可以產生20W的熱量)在一些功率上千瓦的PA中，1dB的插損可能帶來火光四濺的效果.
8)對于那些在PCB上實現那些在ADS、 HFSS等仿真工具里面仿真生成的RF微帶電路，尤其是那些定向耦合器、濾波器(PA的窄帶濾波器)、微帶諧振腔(比如你在設計VCO)、阻抗匹配網絡等 等，則一定要好好的與PCB廠溝通，使用厚度、介電常數等指標嚴格和仿真時所使用的指標一致的板材。最好的解決辦法是自己找微波PCB板材的代理商購買對 應的板材，然后委托PCB廠加工。
9)在RF電路中，我們往往會用到晶體振蕩器作 為頻標，這種晶振可能是TCXO、OCXO或者普通的晶振。對于這樣的晶振電路一定要遠離數字部分，而且使用專門的低噪音供電系統。而更重要的是晶振可能 隨著環(huán)境溫度的變化產生頻率飄移，對于TCXO和OCXO而言，仍然會出現這樣的情況，只是程度小了一些而已。尤其是那些貼片的小封裝的晶振產品，對環(huán)境 溫度非常敏感。對于這樣的情況，我們可以在晶振電路上加金屬蓋(不要和晶振的封裝直接接觸)，來降低環(huán)境溫度的突然變化導致晶振的頻率的漂移。當然這樣會 導致體積和成本上的提升.
掃描二維碼關注公眾號
